



(12)发明专利申请

(10)申请公布号 CN 110703501 A  
(43)申请公布日 2020.01.17

(21)申请号 201911038638.3

(22)申请日 2019.10.29

(71)申请人 深圳市华星光电半导体显示技术有限公司

地址 518132 广东省深圳市光明新区公明街道塘明大道9-2号

(72)发明人 陈黎暄

(74)专利代理机构 深圳紫藤知识产权代理有限公司 44570

代理人 黄灵飞

(51)Int.Cl.

G02F 1/13357(2006.01)


权利要求书2页 说明书7页 附图4页

(54)发明名称

发光基板、背光模组及显示面板

(57)摘要

本申请提供一种发光基板、背光模组及显示面板,所述发光基板包括:阵列基板、发光元件和遮光单元,所述阵列基板包括薄膜晶体管阵列层,所述薄膜晶体管阵列层包括用于驱动发光元件发光的薄膜晶体管;所述发光元件设置在所述阵列基板上,且与所述薄膜晶体管电性连接;所述遮光单元与所述薄膜晶体管的有源层对应设置,所述遮光单元于所述阵列基板所在平面的正投影至少覆盖所述薄膜晶体管的有源层于所述阵列基板所在平面的正投影。本申请通过将遮光单元与有源层对应设置,以遮光单元来遮蔽射向有源层的光线,从而提高了薄膜晶体管器件的性能。



1. 一种发光基板,其特征在于,包括:

阵列基板,所述阵列基板包括薄膜晶体管阵列层,所述薄膜晶体管阵列层包括用于驱动发光元件发光的薄膜晶体管;

所述发光元件,所述发光元件设置在所述阵列基板上,且与所述薄膜晶体管电性连接;以及

遮光单元,所述遮光单元与所述薄膜晶体管的有源层对应设置;其中,所述遮光单元于所述阵列基板所在平面的正投影至少覆盖所述薄膜晶体管的有源层于所述阵列基板所在平面的正投影。

2. 根据权利要求1所述的发光基板,其特征在于,所述遮光单元于所述阵列基板所在平面的正投影覆盖所述薄膜晶体管于所述阵列基板所在平面的正投影。

3. 根据权利要求1所述的发光基板,其特征在于,所述薄膜晶体管于所述阵列基板所在平面的正投影位于所述发光元件于所述阵列基板所在平面的正投影的外侧。

4. 根据权利要求3所述的发光基板,其特征在于,所述遮光单元设置在所述阵列基板上,且位于所述发光元件的外侧。

5. 根据权利要求3所述的发光基板,其特征在于,所述遮光单元设置在所述薄膜晶体管阵列层中。

6. 根据权利要求1所述的发光基板,其特征在于,所述薄膜晶体管于所述阵列基板所在平面的正投影位于所述发光元件于所述阵列基板所在平面的正投影内。

7. 根据权利要求1所述的发光基板,其特征在于,所述发光元件为Mini LED芯片或MicroLED芯片。

8. 一种背光模组,其特征在于,包括权利要求1-7任一项所述的发光基板。

9. 一种显示面板,其特征在于,包括:

阵列基板,所述阵列基板包括薄膜晶体管阵列层,所述薄膜晶体管阵列层包括用于驱动发光元件发光的薄膜晶体管;

所述发光元件,所述发光元件设置在所述阵列基板上,且与所述薄膜晶体管电性连接;以及

遮光单元,所述遮光单元与所述薄膜晶体管的有源层对应设置;其中,所述遮光单元于所述阵列基板所在平面的正投影至少覆盖所述薄膜晶体管的有源层于所述阵列基板所在平面的正投影。

10. 根据权利要求9所述的显示面板,其特征在于,所述遮光单元于所述阵列基板所在平面的正投影覆盖所述薄膜晶体管于所述阵列基板所在平面的正投影。

11. 根据权利要求9所述的显示面板,其特征在于,所述发光元件为Micro LED芯片,多个所述Micro LED芯片阵列排布于所述阵列基板上。

12. 根据权利要求9所述的显示面板,其特征在于,所述发光元件包括第一发光元件、第二发光元件和第三发光元件,每个所述第一发光元件、所述第二发光元件及所述第三发光元件形成一个像素单元;

所述阵列基板包括用于驱动所述像素单元显示发光的像素电路单元,所述像素电路单元包括所述薄膜晶体管;

所述像素电路单元于所述阵列基板所在平面的正投影位于所述像素单元于所述阵列

基板所在平面的正投影的外侧。

## 发光基板、背光模组及显示面板

### 技术领域

[0001] 本申请涉及显示技术领域,具体涉及一种发光基板、背光模组及显示面板。

### 背景技术

[0002] 目前,Micro LED(Micro Light Emitting Display,微型有机发光二极管)作为一种电流驱动的器件,通常需要高性能的薄膜晶体管进行控制,因此,氧化物薄膜晶体管成为目前业界开发的首选目标。

[0003] 采用氧化物如IGZO或ITZO作为沟道层时,有利于设计高分辨率和高亮度的薄膜晶体管器件,但在高性能薄膜晶体管上搭载Micro LED时,Micro LED发出的光会散射/反射到薄膜晶体管基板上,这种内部光的反射严重影响了薄膜晶体管器件的性能和稳定性。

### 发明内容

[0004] 本申请提供一种发光基板、背光模组及显示面板,提高了薄膜晶体管器件的性能和稳定性。

[0005] 本申请提供一种发光基板,其包括:

[0006] 阵列基板,所述阵列基板包括薄膜晶体管阵列层,所述薄膜晶体管阵列层包括用于驱动发光元件发光的薄膜晶体管;

[0007] 所述发光元件,所述发光元件设置在所述阵列基板上,且与所述薄膜晶体管电性连接;以及

[0008] 遮光单元,所述遮光单元与所述薄膜晶体管的有源层对应设置;其中,所述遮光单元于所述阵列基板所在平面的正投影至少覆盖所述薄膜晶体管的有源层于所述阵列基板所在平面的正投影。

[0009] 在本申请的发光基板中,所述遮光单元于所述阵列基板所在平面的正投影覆盖所述薄膜晶体管于所述阵列基板所在平面的正投影。

[0010] 在本申请的发光基板中,所述薄膜晶体管于所述阵列基板所在平面的正投影位于所述发光元件于所述阵列基板所在平面的正投影的外侧。

[0011] 在本申请的发光基板中,所述遮光单元设置在所述阵列基板上,且位于所述发光元件的外侧。

[0012] 在本申请的发光基板中,所述遮光单元设置在所述薄膜晶体管阵列层中。

[0013] 在本申请的发光基板中,所述薄膜晶体管于所述阵列基板所在平面的正投影位于所述发光元件于所述阵列基板所在平面的正投影内。

[0014] 在本申请的发光基板中,所述发光元件为Mini LED芯片或MicroLED芯片。

[0015] 本申请提供一种背光模组,其包括上述任一项所述的发光基板。

[0016] 本申请还提供一种显示面板,其包括:

[0017] 阵列基板,所述阵列基板包括薄膜晶体管阵列层,所述薄膜晶体管阵列层包括用于驱动发光元件发光的薄膜晶体管;

[0018] 所述发光元件,所述发光元件设置在所述阵列基板上,且与所述薄膜晶体管电性连接;以及

[0019] 遮光单元,所述遮光单元与所述薄膜晶体管的有源层对应设置;其中,所述遮光单元于所述阵列基板所在平面的正投影至少覆盖所述薄膜晶体管的有源层于所述阵列基板所在平面的正投影。

[0020] 在本申请的显示面板中,所述遮光单元于所述阵列基板所在平面的正投影覆盖所述薄膜晶体管于所述阵列基板所在平面的正投影。

[0021] 在本申请的显示面板中,所述发光元件为Micro LED芯片,多个所述MicroLED芯片阵列排布于所述阵列基板上。

[0022] 在本申请的显示面板中,所述发光元件包括第一发光元件、第二发光元件和第三发光元件,每个所述第一发光元件、所述第二发光元件及所述第三发光元件形成一个像素单元;

[0023] 所述阵列基板包括用于驱动所述像素单元显示发光的像素电路单元,所述像素电路单元包括所述薄膜晶体管;

[0024] 所述像素电路单元于所述阵列基板所在平面的正投影位于所述像素单元于所述阵列基板所在平面的正投影的外侧。

[0025] 本申请提供一种发光基板、背光模组及显示面板,通过将遮光单元与有源层对应设置,以遮光单元来遮蔽射向有源层的光,避免了光线对有源层造成损伤,从而提高了薄膜晶体管器件的性能和稳定性。

## 附图说明

[0026] 为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

[0027] 图1是本申请第一实施例提供的发光基板的结构示意图;

[0028] 图2是本申请第二实施例提供的发光基板的结构示意图;

[0029] 图3是本申请第三实施例提供的发光基板的结构示意图;

[0030] 图4是本申请第四实施例提供的发光基板的结构示意图;

[0031] 图5是本申请实施例提供的背光模组的结构示意图;

[0032] 图6是本申请实施例提供的显示面板的结构示意图;

[0033] 图7是本申请实施例提供的显示面板中像素排布的结构示意图;

[0034] 图8是图7中像素单元的结构示意图。

## 具体实施方式

[0035] 下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。

[0036] 需要说明的是,本申请以下各实施例均以发光元件通过连通车电极与薄膜晶体管电性连接为例进行说明,但并不限于此。

[0037] 请参阅图1,图1为本申请第一实施例提供的发光基板的结构示意图。本申请第一实施例提供的发光基板100包括阵列基板10、发光元件14和遮光单元15。阵列基板10包括薄膜晶体管阵列层12。薄膜晶体管阵列层12包括用于驱动发光元件14发光的薄膜晶体管13。发光元件14设置在阵列基板10上。发光元件14与薄膜晶体管13电性连接。遮光单元15与薄膜晶体管13的有源层132对应设置。遮光单元15于阵列基板10所在平面的正投影至少覆盖薄膜晶体管13的有源层132于阵列基板10所在平面的正投影。

[0038] 由此,本申请第一实施例提供的发光基板100通过遮光单元15来遮蔽射向有源层132的光,避免光线对有源层132造成损伤,从而提高了薄膜晶体管13的性能和稳定性。

[0039] 需要说明的是,阵列基板10还包括衬底基板11和连通车电极126。衬底基板11位于薄膜晶体管阵列层12远离发光元件14的一侧。连通车电极126设置在阵列基板10上,并用于电性连接薄膜晶体管13与发光元件14。另外,连通车电极126的具体位置还可以根据实际情况进行设定,本申请对此不作限定。

[0040] 另外,在本申请第一实施例中,薄膜晶体管阵列层12还包括依次设置在衬底基板11上的缓冲层121、栅极绝缘层122、介电绝缘层123、平坦层124和保护层125。其中,薄膜晶体管13设置在栅极绝缘层122、介电绝缘层123和平坦层124中。

[0041] 可以理解的是,薄膜晶体管阵列层12的膜层结构以及薄膜晶体管13的具体位置还可以根据实际情况进行设定,在此不再赘述。

[0042] 需要说明的是,本申请第一实施例仅以薄膜晶体管13包括源极131、有源层132、栅极133和漏极134为例进行说明,但并不限于此。

[0043] 其中,发光元件14可以与漏极134电性连接。具体的,发光元件14通过连通车电极126与漏极134电性连接。当然,在一些实施例中,发光元件14也可以与源极131电性连接,发光元件14与薄膜晶体管13的具体连接方式可以根据实际情况进行选择,本申请对此不作限定。

[0044] 可选的,发光元件14为一个或多个。薄膜晶体管13与发光元件14对应设置,每个薄膜晶体管13可以驱动一个或多个发光元件14发光。在本申请第一实施例中,发光元件14的数量为多个,多个发光元件14在阵列基板10上可以呈阵列排布,也可以为其他排布方式,在此不再赘述。

[0045] 具体的,发光元件14可以为LED芯片。可选的,发光元件14为Mini LED芯片或MicroLED芯片。其中,该Mini LED芯片的尺寸在100~200微米之间,MicroLED芯片的尺寸在100微米以下。另外,Mini LED芯片及MicroLED芯片的尺寸还可以根据实际情况进行选择,本申请对此不作限定。

[0046] 具体的,遮光单元15为BM(Black Matrix,黑色矩阵),遮光单元15的材料可以为黑色油墨、铬等黑色金属或者其他具有遮光作用的材料。此外,遮光单元15可以是通过光刻、喷墨打印或丝网印刷等工艺形成。

[0047] 进一步的,遮光单元15于阵列基板10所在平面的正投影覆盖薄膜晶体管13于阵列基板10所在平面的正投影。具体的,沿平行于阵列基板10所在平面的方向上,遮光单元15可以与薄膜晶体管13的尺寸相同,也可以大于薄膜晶体管13的尺寸。另外,遮光单元15的具体

尺寸还可以根据实际情况进行设定,在此不再赘述。

[0048] 上述设置通过将遮光单元15覆盖薄膜晶体管13,可以遮蔽射向整个薄膜晶体管13的光线。此外,将遮光单元15横向延伸至超出薄膜晶体管13所在的区域,还可以进一步起到封闭光的作用,防止光线从侧面射向薄膜晶体管13,有效地保护了有源层132不受损伤,进而提高了薄膜晶体管13的性能。

[0049] 在本申请第一实施例中,薄膜晶体管13于阵列基板10所在平面的正投影位于发光元件14于阵列基板10所在平面的正投影的外侧。当然,在一些实施例中,薄膜晶体管13于阵列基板10所在平面的正投影也可以与发光元件14于阵列基板10所在平面的正投影部分重叠,本实施例不能理解为对本申请的限制。

[0050] 进一步的,遮光单元15设置在阵列基板10上,且位于发光元件14的外侧。由于氧化物半导体在强光和紫外光照射下极不稳定,因此,光线进入薄膜晶体管13后,会对有源层132造成损伤,进而直接影响薄膜晶体管13器件的性能。本实施例通过在阵列基板10上覆盖有源层132的区域设置遮光单元15,不仅可以遮蔽发光元件14射向有源层132的光,还可以避免外界环境光对有源层132造成影响。

[0051] 本申请第一实施例中的发光基板100通过将遮光单元15与有源层132对应设置,并将遮光单元15设置在阵列基板10上,以遮光单元15来遮蔽射向有源层132的光。同时,通过将遮光单元15覆盖薄膜晶体管13所在的平面,还可以遮蔽射向整个薄膜晶体管13的光线,有效保护了有源层132不受损伤,从而提高了薄膜晶体管13的性能和稳定性。

[0052] 请参阅图2,图2为本申请第二实施例提供的发光基板的结构示意图。本申请第二实施例与第一实施例的不同之处在于:遮光单元15设置在薄膜晶体管阵列层12中。

[0053] 在本申请第二实施例中,遮光单元15位于保护层125中。另外,根据薄膜晶体管阵列层12的膜层结构以及薄膜晶体管13的具体位置,遮光单元15还可以位于其他膜层结构中,本实施例不能理解为对本申请的限制。

[0054] 本申请第二实施例中的发光基板100通过将遮光单元15与有源层132对应设置,并将遮光单元15设置在薄膜晶体管阵列层12中,以遮光单元15来遮蔽射向有源层132的光。同时,通过将遮光单元15覆盖薄膜晶体管13所在的平面,还可以遮蔽射向整个薄膜晶体管13的光线,有效保护了有源层132不受损伤,从而提高了薄膜晶体管13的性能和稳定性。

[0055] 请参阅图3,图3为本申请第三实施例提供的发光基板的结构示意图。本申请第三实施例与第一实施例的不同之处在于:遮光单元15包括第一遮光单元151和第二遮光单元152。第一遮光单元151设置在阵列基板10上,且位于发光元件14的外侧。第二遮光单元152设置在薄膜晶体管阵列层12中,并位于薄膜晶体管13的侧面。

[0056] 具体的,在垂直于阵列基板10所在平面的方向上,第二遮光单元152位于薄膜晶体管13远离发光元件14的一侧。当然,在一些实施例中,第二遮光单元152还可以位于薄膜晶体管13靠近发光元件14的一侧或者同时位于薄膜晶体管13的两侧,本申请对此不作限定。

[0057] 可选的,第二遮光单元152设置在薄膜晶体管13的介电绝缘层123和平坦层124中。当然,在一些实施例中,第二遮光单元152还可以同时贯穿于薄膜晶体管阵列层12中的其他膜层中,如栅极绝缘层122和/或保护层125等,进而可以起到进一步的遮光作用。

[0058] 可以理解的是,在实际工艺中,可以通过光刻工艺在薄膜晶体管阵列层12的相应膜层中形成匹配于第二遮光单元152的凹槽,并在凹槽中形成第二遮光单元152。

[0059] 上述设置通过在薄膜晶体管13的侧面设置第二遮光单元152,可以侧向封闭射入薄膜晶体管13的光,从而保护了有源层132不受损伤,提高了薄膜晶体管13器件的性能。

[0060] 进一步的,在一些实施例中,第二遮光单元152还可以围绕薄膜晶体管13的周侧形成一环状结构,从而完全遮蔽射向阵列基板10的光线,最大限度地防止有源层132受到损伤,以进一步提高薄膜晶体管13器件的性能。

[0061] 本申请第三实施例中的发光基板100通过将遮光单元15与有源层132对应设置,并将第一遮光单元151设置在阵列基板10上、第二遮光单元152设置在薄膜晶体管阵列层12中,通过利用第一遮光单元151及第二遮光单元152的共同作用来遮蔽射向有源层132的光,可以进一步降低光线对有源层132的损伤几率,对有源层132起到了良好的保护效果,从而提高了薄膜晶体管13的性能和稳定性。

[0062] 请参阅图4,图4为本申请第四实施例提供的发光基板的结构示意图。本申请第四实施例与第一实施例的不同之处在于:薄膜晶体管13于阵列基板10所在平面的正投影位于发光元件14于阵列基板10所在平面的正投影内。

[0063] 可以理解的是,在本申请第四实施例中,遮光单元15位于薄膜晶体管阵列层12中。

[0064] 具体的,遮光单元15位于保护层125中。另外,根据薄膜晶体管阵列层12的膜层结构以及薄膜晶体管13的具体位置,遮光单元15还可以位于其他膜层结构中,本实施例不能理解为对本申请的限制。

[0065] 由此,上述设置可以遮蔽发光元件14及外界环境直接射向薄膜晶体管13的光线,从而封闭了直接射入有源层132的光,避免了有源层132受到损伤。

[0066] 需要说明的是,在垂直于阵列基板10所在平面的方向上,还可以同时在薄膜晶体管13的侧面设置遮光单元15,具体设置方式及有益效果可以参见前述实施例的描述,在此不再赘述。

[0067] 本申请第四实施例中的发光基板100通过将遮光单元15与有源层132对应设置,并将遮光单元15设置在薄膜晶体管阵列层12中,以遮光单元15来遮蔽直接射入有源层132的光。同时,通过将遮光单元15覆盖薄膜晶体管13所在的平面,还可以遮蔽直接射向整个薄膜晶体管13的光线,有效保护了有源层132不受损伤,从而提高了薄膜晶体管13的性能和稳定性。

[0068] 请参阅图5,图5为本申请实施例提供的背光模组的结构示意图。本申请实施例提供的背光模组200包括前述任一实施例提及的发光基板100。

[0069] 需要说明的是,本申请实施例仅以第一实施例中提及的发光基板为例进行说明,但并不限于此。

[0070] 需要说明的是,阵列基板20还包括衬底基板21和连通电极226。衬底基板21位于薄膜晶体管阵列层22远离发光元件24的一侧。连通电极226设置在阵列基板20上,并用于电性连接薄膜晶体管23与发光元件24。另外,连通电极226的具体位置还可以根据实际情况进行设定,本申请对此不作限定。

[0071] 另外,在本申请实施例中,薄膜晶体管阵列层22还包括依次设置在衬底基板21上的缓冲层221、栅极绝缘层222、介电绝缘层223、平坦层224和保护层225。其中,薄膜晶体管23设置在栅极绝缘层222、介电绝缘层223和平坦层224中。

[0072] 可以理解的是,薄膜晶体管阵列层22的膜层结构以及薄膜晶体管23的具体位置还



可以根据实际情况进行设定,在此不再赘述。

[0073] 需要说明的是,本申请实施例仅以薄膜晶体管23包括源极231、有源层232、栅极233和漏极234为例进行说明,但并不限于此。

[0074] 具体的,背光模组200还包括光学膜片26。光学膜片26包括扩散片以及反射片等(图中未标识),在此不再赘述。

[0075] 可以理解的是,在一些具体的实施例中,应用于小尺寸的液晶显示器的背光模组时,可以在阵列排布的芯片上方设置掩膜版,然后通过喷墨打印或丝网印刷的工艺在相应的驱动区域制备获得遮光单元25。

[0076] 可选的,发光元件24为Mini LED芯片或MicroLED芯片,该Mini LED芯片或MicroLED芯片为发出单色光的芯片。

[0077] 可选的,背光模组200为直下式背光模组。当以阵列基板20为背板进行背光光源的驱动时,超强的背光亮度通常会增强发光元件24反射或散射至阵列基板20上的光线强度,进而加剧薄膜晶体管23性能的衰减速度。

[0078] 上述设置通过遮光单元25的遮光作用,可以有效遮蔽射向薄膜晶体管23的光线,从而提高了薄膜晶体管23的性能和稳定性,保证了背光光源的出光效果。另外,在进行局部调光的分区驱动时,遮光单元25的设置使得各分区之间的光线可以互相隔离,进而减小了背光分区之间光线的串扰。

[0079] 本申请实施例中的背光模组200通过将遮光单元25与有源层232对应设置,以遮光单元25来遮蔽射向有源层232的光,避免光线对有源层232造成损伤,从而提高了薄膜晶体管23的性能和稳定性,保证了背光光源的出光效果。

[0080] 请参阅图6,图6为本申请实施例提供的显示面板300的结构示意图。

[0081] 需要说明的是,本实施例仅以Micro LED显示面板为例进行说明,但不限于此。

[0082] 此外,本实施例仅以水平电极结构(图中未标识)的Micro LED芯片为例进行说明。当然,本实施例提供的显示面板300还可以应用于垂直电极结构的Micro LED芯片,本实施例不能理解为对本申请的限制。

[0083] 本申请实施例提供一种显示面板300,其包括阵列基板30、发光元件34、遮光单元35和盖板36。阵列基板30包括薄膜晶体管阵列层32。薄膜晶体管阵列层32包括用于驱动发光元件34发光的薄膜晶体管33。发光元件34设置在阵列基板30上。发光元件34与薄膜晶体管33电性连接。遮光单元35与薄膜晶体管33的有源层332对应设置。遮光单元35于阵列基板30所在平面的正投影至少覆盖有源层332于阵列基板30所在平面的正投影。

[0084] 具体的,盖板36位于发光元件34远离阵列基板30的一侧。盖板36可以为玻璃盖板。另外,阵列基板30与盖板36之间还可以设置有其他膜层,如用于保护发光元件34的保护膜,等等,在此不再赘述。

[0085] 由此,本申请实施例提供的显示面板300通过遮光单元35来遮蔽射向有源层332的光,避免光线对有源层332造成损伤,从而提高了薄膜晶体管33的性能和稳定性。

[0086] 需要说明的是,阵列基板30还包括衬底基板31和连通电极326。衬底基板31位于薄膜晶体管阵列层32远离发光元件34的一侧。连通电极326设置在阵列基板30上,并用于电性连接薄膜晶体管33与发光元件34。另外,连通电极326的具体位置还可以根据实际情况进行设定,本申请对此不作限定。

[0087] 另外,在本申请实施例中,薄膜晶体管阵列层32还包括依次设置在衬底基板31上的缓冲层321、栅极绝缘层322、介电绝缘层323、平坦层324和保护层325。其中,薄膜晶体管33设置在栅极绝缘层322、介电绝缘层323和平坦层324中。

[0088] 可以理解的是,薄膜晶体管阵列层32的膜层结构以及薄膜晶体管33的具体位置还可以根据实际情况进行设定,在此不再赘述。

[0089] 需要说明的是,本实施例仅以薄膜晶体管33包括源极331、有源层332、栅极333和漏极334为例进行说明,但并不限于此。

[0090] 进一步的,遮光单元35于阵列基板30所在平面的正投影覆盖薄膜晶体管33于阵列基板30所在平面的正投影。故而,该设置通过将遮光单元35覆盖薄膜晶体管33所在的平面,可以遮蔽射向整个薄膜晶体管33的光线,有效保护了有源层332不受损伤。

[0091] 具体的,发光元件34为多个Micro LED芯片。多个Micro LED芯片阵列排布于阵列基板30上。

[0092] 可以理解的是,在Micro LED显示面板的制备过程中,遮光单元35可以通过光刻工艺形成。具体的,在阵列基板30制备完成之后,可以通过光刻制程完成遮光单元35的制备,然后利用负载有Micro LED芯片的转移基板将Micro LED芯片转移至设置有遮光单元35的阵列基板30上。

[0093] 请继续参阅图7和图8,图7为本申请实施例提供的显示面板中像素排布的结构示意图,图8为图7中像素单元的结构示意图。

[0094] 如图8所示,发光元件34包括第一发光元件341、第二发光元件342和第三发光元件343,每个第一发光元件341、第二发光元件342及第三发光元件343形成一个像素单元34a。

[0095] 具体的,第一发光元件341、第二发光元件342和第三发光元件343分别为红色Micro LED芯片、绿色Micro LED芯片及蓝色Micro LED芯片,不同颜色的上述Micro LED芯片组成一个像素单元34a,并通过薄膜晶体管33的驱动而发光。

[0096] 在本申请实施例中,阵列基板30包括用于驱动像素单元34a显示发光的像素电路单元34b。像素电路单元34b包括薄膜晶体管33。像素电路单元34b于阵列基板30所在平面的正投影位于像素单元34a于阵列基板30所在平面的正投影的外侧。

[0097] 需要说明的是,像素电路单元34b还可以包括补偿电路等其他电路结构,本实施例不能理解为对本申请的限制。

[0098] 可选的,像素单元34a与像素电路单元34b呈田字型排布。当然,在其他实施例中,像素单元34a与像素电路单元34b也可以为矩阵式排布,本申请对此不作限定。

[0099] 本申请实施例中的显示面板300通过将遮光单元35与有源层332对应设置,以遮光单元35来遮蔽射向有源层332的光,避免光线对有源层332造成损伤,从而提高了薄膜晶体管33的性能和稳定性。

[0100] 以上对本申请实施方式提供了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施方式的说明只是用于帮助理解本申请。同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。




图1




图2




图3




图4




图5




图6




图7




图8

专利名称(译)	发光基板、背光模组及显示面板		
公开(公告)号	<a href="#">CN110703501A</a>	公开(公告)日	2020-01-17
申请号	CN201911038638.3	申请日	2019-10-29
[标]申请(专利权)人(译)	深圳市华星光电技术有限公司		
[标]发明人	陈黎暄		
发明人	陈黎暄		
IPC分类号	G02F1/13357		
CPC分类号	G02F1/133603		
代理人(译)	黄灵飞		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

摘要(译)

本申请提供一种发光基板、背光模组及显示面板，所述发光基板包括：阵列基板、发光元件和遮光单元，所述阵列基板包括薄膜晶体管阵列层，所述薄膜晶体管阵列层包括用于驱动发光元件发光的薄膜晶体管；所述发光元件设置在所述阵列基板上，且与所述薄膜晶体管电性连接；所述遮光单元与所述薄膜晶体管的有源层对应设置，所述遮光单元于所述阵列基板所在平面的正投影至少覆盖所述薄膜晶体管的有源层于所述阵列基板所在平面的正投影。本申请通过将遮光单元与有源层对应设置，以遮光单元来遮蔽射向有源层的光线，从而提高了薄膜晶体管器件的性能。

